辐射不合格常见整改方案

曾工

1. 📡 定位与识别等效发射天线

• 使用 近场E/H探头 扫描 PCB 高频回路、DC‑DC 开关节点、长缆线和接口位置，定位 dv/dt、di/dt 峰值区域作为等效天线。
  
  

2. 🏷️ 针对不同时段干扰的具体优化措施

频段 / 干扰类型	源头抑制	路径 & 接口滤波	实施说明
100‑500 MHz 宽带（DC‑DC）	在 DC‑DC 输入/输出加 共模电感 (CMC)，带宽覆盖30‑500 MHz	输出缆线加 磁环磁珠 抑制高频共模	从电源到负载路径阻断复合干扰
低频 30 MHz 附近	加 差模 LC 滤波（X 电容 + 差模电感），抑制低频差模杂波	并联 Y 电容 至地，形成完整 EMI 滤波网络	差模进入地，通过共模滤波导出
CLK 高频谐波	Vcc 电源线上加 磁珠（Ferrite Bead），抑制 100 MHz+ 噪声	Clock 信号线上加 RC 边沿钳位（约33 Ω + 100 pF）减少 dv/dt 辐射	针对数字时钟 EMI 进行局部优化
开关回路 ringing	对 MOSFET/整流二极管加 串联 RC Snubber（10 Ω + 200‑470 pF）抑制高频 ringing	或使用 高 ESR EMI 吸收器件 替代 RC，节能减损	降低反向恢复 dv/dt 诱发的C/M噪声
PCB 高频环路	缩短开关 / 信号回路面积，信号/地对齐，压缩 di/dt 路径	信号路径加 磁珠+RC 串联做隔离	柔性 PCB 布局结合接地优化提升有效性

3. 🛡️ 缆线与接口屏蔽保护

• 屏蔽缆线：使用铝箔 + 编织层并确保接口端全周接地，减少 EMI 进入外壳。
• 使用接口滤波连接器（Feed-thru）：USB/LAN 等接口以 LC Π型滤波器 或 EMI 阻隔连接器替换通孔，防止缆线作为天线。
• 磁环+磁珠组合：在 EMI 高发缆线出口处加 snap-on磁环 + ferrite beads，有效抑制 >30 MHz 辐射。
  
  

4. 🧱 结构与整体屏蔽增强

• 金属外壳 + EMI 密封条：搭建一个完整的 Faraday Cage，使用导电泡棉或海绵垫填补结构缝隙。
• 多层地平面 PCB：采用星型接地，多层连续地层减小回路面积。
• 吸波材料增强：对 GHz 高频段，内部加 铁氧体磁珠、泡棉或高 ESR 材料 吸收余能，提高整体屏蔽效果。
  
  

5. 🔁 验证与反馈闭环

• 定位验证：整改后使用近场探头确认 hotspot 降低。
• 电流探针测量：在缆线上测 CV/M 电流是否下降。
• 频谱 & 辐射测试：比对整改前后 E-Field 峰值和辐射限值。
• 迭代优化：如仍超标，可增滤波级数或软化边沿，直至满足 YY 9706.102/EN 55032/FCC。
  
  

✅ 总结思路

• 100–500 MHz：共模滤波器 + 磁珠控制高频 EMI。
• 低频 ≤30 MHz：LC 滤波网电，抑制差模 & 共模。
• CLK 时钟干扰：Vcc 磁珠隔离 + Clock RC 钳位。
• 开关环路 ringing：串联 RC Snubber 或高 ESR 吸波器件。
• 屏蔽加强：屏蔽缆线、接口滤波、金属壳体密封。
• 结构优化：多层地平面，回路最小化，吸波材料增强。
• 验证闭环：定位→整改→测量→优化，直至合规。