MIPI D-PHY 辐射发射整改注意事项

share

以往的I/F为差分传输模式或单端模式

• 差分传输线 → 共模扼流圈
• 单端传输线 → LC滤波器等
  

像这样分开使用并无问题。

但是，在MIPI中，差分信号和单端信号同时存在！→需要高速差分和单端信号二者波形皆不被干扰的静噪措施。

MIPI D-PHY的静噪措施

在做 MIPI D-PHY 的辐射发射（RE）整改时，我通常会把它看作是一场“既要扼杀共模，又要放行单端”的博弈。单纯用传统的差分或单端静噪思维去套用，在 D-PHY 频繁切换的工作模式面前很容易翻车。

以下是我在实际工程整改中总结出的核心注意事项，从机理到选型，希望能为你提供严谨、专业的参考：

辐射发射机理：我在整改时盯着的两个“隐形天线”

很多同行会奇怪，MIPI 既然是差分传输，理论上磁场在远场会相互抵消，为什么辐射还会这么大？这是因为我们在整改时，必须把 HS（高速）和 LP（低功耗）频繁切换的动态过程考虑进去。

1. 动态切换带来的“共模突变”

MIPI D-PHY 会在传输数据（HS 模式，200mV差分）和发送控制指令/进入休眠（LP 模式，1.2V单端）之间不停地跳变。

当我用示波器去抓 Dp/Dn 信号时，会发现这种模式切换在时域上表现为极陡峭的直流偏置电平跳变。由于芯片内部驱动管的物理特性差异，Dp 和 Dn 在交替过渡时的时序不可能做到绝对对称。这种微小的“非对称性”在时域上就是尖峰脉冲，在频域上则直接转化为高频共模干扰电流，顺着 FPC 排线这根“高效天线”辐射出去。

2. LP模式下的单端辐射

当链路进入LP模式时，Dp和Dn已经不是差分对，而是两根独立的单端信号线（振幅高达1.2V）。此时它们失去了差分对消的优势，如果信号的上升沿（Slew Rate）过陡，其高频谐波会非常剧烈，这也是整改30MHz - 300MHz频段超标时需要重点排查的源头。

我在挑选MIPI专用共模扼流圈（CMCC）时的硬性指标

面对这种频繁切换的特性，我绝不会随便在料盒里抓一颗 USB 或电源用的共模扼流圈焊上去。为了兼顾两种模式，我会严格评估以下射频和微波参数：

（1）差模截止频率（f_c）与漏感控制 —— 绝不能拉平 LP 信号

传统的共模扼流圈由于绕线磁通无法100% 耦合，必然存在漏感（Leakage Inductance）。这个漏感与信号线上的寄生电容结合，就是一个低通滤波器。

• 我的选型原则：必须选择极低漏感、高差模截止频率的MIPI专用CMCC。通常要求CMCC的差模截止频率f_c至少要达到 MIPI 基波频率的3到5倍。
• 避坑指南：如果截止频率不够，LP 模式下那次方正的 1.2V脉冲就会被漏感扼杀，变成缓坡（上升沿变缓），直接导致协议层解码错误（如摄像头无法识别或屏幕无法唤醒）。
  
  

（2）混合模 S 参数的严格审视

在找供应商要规格书或 S 参数模型时，我主要盯着这两条曲线：

• S_dd21（差模插入损耗）： 在 MIPI 工作带宽内必须极其平坦（接近0dB）。这是为了保证 HS 模式下的眼图依然完美，LP 模式下的信号不失真。
• S_cc21（共模插入损耗）： 在我辐射超标的目标频段（比如时钟倍频点，或者 800MHz~2.7GHz蜂窝网频段），必须有足够的衰减深度（通常要≤ -15dB），把共模噪声死死按住。
  
  

3. 系统级整改注意事项

光选对一颗共模扼流圈还不够，在 PCB 和系统设计上，我还会执行以下“物理防御”：

（1）CMCC 的布线与放置策略

• 位置必须要“死堵”： 我一定会把 CMCC 放在最靠近辐射源（如 AP 芯片端）或者最靠近发射天线（如 FPC 连接器口）的位置。如果 CMCC 离连接器太远，共模噪声在走线过程中就已经辐射出去了，后面加的滤波形同虚设。
• 阻抗补偿： CMCC 的引脚焊盘比较大，容易引起差分阻抗下陷。在做板子时，如果仿真发现阻抗跌破90ohm，我会要求在 CMCC 焊盘正下方的参考地层做层级掏空（Anti-pad）处理。
  

（2）排线（FPC）的接地连续性

MIPI 信号大多走 FPC 软板，它是辐射重灾区。我会严格检查 FPC 的银浆或铜箔屏蔽层，确保它在连接器两端与主板的 GND 实现了多点、低阻抗的物理搭接。如果回流路径不畅，共模电流还是会找机会辐射出去。

（3）最后一招：软件斜率控制（Slew Rate Control）

如果硬件已经定型、空间受限加不进 CMCC，我通常会找软件或平台底层的工程师协助。通过修改寄存器，适当调低 LP 模式下的驱动电流或斜率（Slew Rate）。在满足建立保持时间的前提下，人为让 LP 信号的边沿稍微变缓，这往往能从源头上干掉几十个dB的高频谐波能量。