辐射测试不合格频点分析：基于STM32F215时钟谐波的EMI溯源

2026-2-27 16:18| 发布者: 曾工| 查看: 5| 评论: 1|原作者: 曾工|来自: 电磁兼容网

摘要: RE test data辐射测试数据 MCU 是 STM32F215（Cortex-M3）一、先看是否存在“倍频规律”我们找一个“基频”，看看是不是它的整数倍。 🔎 观察 47.88 MHz如果这是某个时钟频率：2 × 47.88 ≈ 95.76 MHz3 × 47.88 ...

RE test data辐射测试数据

MCU 是 STM32F215（Cortex-M3）

一、先看是否存在“倍频规律”

我们找一个“基频”，看看是不是它的整数倍。

🔎 观察 47.88 MHz

如果这是某个时钟频率：

2 × 47.88 ≈ 95.76 MHz
3 × 47.88 ≈ 143.64 MHz
4 × 47.88 ≈ 191.52 MHz
5 × 47.88 ≈ 239.40 MHz
6 × 47.88 ≈ 287.28 MHz

看：

187.75 MHz ≈ 4 × 47.88（接近）
214.51 MHz ≠ 整数倍
268.49 MHz ≈ 5.6 倍
295.15 MHz ≈ 6.16 倍

规律不够干净。

🔎 再看 52.76 MHz

2 × 52.76 ≈ 105.52 MHz

有一个：

👉 107.13 MHz（非常接近）

3 × 52.76 ≈ 158.28 MHz

没有

4 × 52.76 ≈ 211.04 MHz

👉 214.51 MHz（接近）

5 × 52.76 ≈ 263.80 MHz

👉 268.49 MHz（接近）

6 × 52.76 ≈ 316.56 MHz

👉 322.19 MHz（接近）

这个规律开始像“倍频族”了

二、推测 MCU 主频

STM32F215 常见主频：

120 MHz
96 MHz
72 MHz
60 MHz
48 MHz

现在的频谱里：

🔹 47.88 MHz

极像 48 MHz

🔹 52.76 MHz

不像标准系统频率

但有：

🔹 107.13 MHz

非常接近 108 MHz

108 MHz 是 STM32F2 很典型的 PLL 配置频率。

三、极有可能的系统时钟结构

STM32F2 典型结构：

外部晶振：8 MHz

PLL 放大：

8 MHz × 27 / 2 = 108 MHz

108 MHz 主频

然后：

USB = 48 MHz（PLL 分频）
AHB/APB 再分频

四、对照频率

如果主频 = 108 MHz

那：

理论频率	测数据的频率	说明
108 MHz	107.13 MHz	✅ 几乎一致
216 MHz	214.51 MHz	✅ 2次谐波
324 MHz	322.19 MHz	✅ 3次谐波
540 MHz	582 MHz	略偏但可能叠加调制

这组非常像“108 MHz 系列谐波”

五、再看 48 MHz 系列

还有：

47.88 MHz
187.75 MHz

如果 48 MHz 是 USB 或内部时钟：

48 × 4 = 192 MHz
有 187.75 MHz（接近）

六、结论推断

极大概率：

✅ MCU 主频 ≈ 108 MHz
✅ 外部晶振 8 MHz
✅ PLL 放大到 108 MHz
✅ USB 使用 48 MHz

七、为什么会超标？

因为：

MCU 主频是高速方波
时钟上升沿 <2ns
PCB 走线形成天线
时钟线无地参考或回流路径断裂
电源去耦不足

尤其：

👉 200–400 MHz 是 MCU 时钟谐波辐射的高发区
👉 100 MHz 左右是最危险区间

八、验证方法
方法 1：降频测试

把主频从 108 MHz 改为：

72 MHz
60 MHz

如果频谱整体下移

那就确认是 MCU 主频谐波

方法 2：关闭某些外设

关闭 USB
关闭 ETH
关闭高速 GPIO 翻转

看 48 MHz 或 108 MHz 谐波是否消失

九、整改方向（专业级）
① 时钟线处理

晶振旁增加地铜围栏
缩短晶振回路
下方整面地
加串联 22Ω 阻尼电阻

② VDD 去耦

每个 VDD：

100nF 贴脚
1µF 就近
多过孔接地

③ 加强地完整性

不要割裂地平面
时钟下方不能跨分割地

④ 降边沿速度

GPIO 速度配置为：

LOW SPEED

很多人忘了这个，效果巨大。

十、总结判断

超标点高度吻合：

108 MHz 主频及其谐波族
这不是随机噪声
这是典型 MCU 时钟辐射族谱

扩展阅读：
基于 STM32F215 常见配置工程级谐波对照表：
一、假设条件（基于 STM32F215 常见配置）

常见时钟结构：

外部晶振：8 MHz
PLL 主频：108 MHz
USB 时钟：48 MHz
AHB/APB 分频若干

频谱明显出现两个“族群”：

108 MHz 谐波族
48 MHz 谐波族

下面分别列出来。

二、108 MHz 主频谐波表

假设主频 = 108 MHz

理论谐波频率：

Fn=108×n

n（倍频）	理论值 (MHz)	测到的 (MHz)	误差	可能来源
1	108	107.13	≈0.8%	MCU 主频
2	216	214.51	≈0.7%	主频二次谐波
3	324	322.19	≈0.5%	三次谐波
4	432	未列出	—	可能较弱
5	540	未列出	—	高频衰减
6	648	—	—	高频损耗大

👉 现在超标的 107 / 214 / 322 MHz

高度符合：

108 MHz 主频谐波族

三、48 MHz 谐波族

USB 或内部 48 MHz 时钟：

Fn=48×n

n	理论值	测到的	说明
1	48	47.88	几乎一致
2	96	未明显出现
3	144	134–140 附近	可能调制
4	192	187.75	接近
5	240	214–268 区间	可能混叠
6	288	295.15	非常接近
7	336	322	可能叠加

👉 187 MHz、295 MHz 都像 48 MHz 的高次谐波

四、52.76 MHz 那个频率怎么解释？

这个比较特殊。

可能来源：

① PLL 分频时钟
② AHB / APB 分频
③ SPI / ETH / LCD 像素时钟
④ DC-DC 开关频率的高次谐波

再验证一下倍频关系：

52.76 × n	理论	实测
2	105.52	107
3	158.28	—
4	211.04	214
5	263.8	268
6	316.56	322

它也形成一个“族”。

这说明：

👉 52.76 MHz 很可能是一个内部总线频率

例如：

108 MHz / 2 = 54 MHz

非常接近。

五、582 MHz 是哪里来的？

如果主频 108 MHz：

108 × 5 = 540
108 × 6 = 648

582 不完全匹配。

但：

如果 97 MHz × 6 = 582

或者是：

GPIO 快速翻转
DC-DC 边沿谐波
走线谐振频率

高于 500 MHz 常常是：

👉 PCB 天线长度谐振

六、谐波归类总结表

频点	倍频关系	来源判断	类型
47.88	48 ×1	USB 时钟	基波
52.76	108/2	AHB/APB	分频
107.13	108 ×1	MCU 主频	基波
124–134	调制	混频	杂散
187.75	48 ×4	USB 谐波	4次
214.51	108 ×2	主频谐波	2次
268.49	108 ×2.5 / 52.7×5	分频谐波
295.15	48 ×6	USB 谐波	6次
322.19	108 ×3	主频谐波	3次
582.74	高频谐振	PCB 天线效应	非整数